快樂蝦
http://blog.csdn.net/lights_joy/
lights@hb165.com
本文適用于
ADI bf561 DSP
uclinux-2008r1.5-rc3 ( 移植到 vdsp5)
Visual DSP++ 5.0(update 5)
歡迎轉載,但請保留作者信息
/* Initialise UART - when booting from u-boot, the UART is not disabled
* so if we dont initalize here, our serial console gets hosed */
p0.h = hi(UART_LCR);
p0.l = lo(UART_LCR);
r0 = 0x0(Z);
w[p0] = r0.L; /* To enable DLL writes */
ssync;
p0.h = hi(UART_DLL);
p0.l = lo(UART_DLL);
r0 = 0x0(Z);
w[p0] = r0.L;
ssync;
p0.h = hi(UART_DLH);
p0.l = lo(UART_DLH);
r0 = 0x00(Z);
w[p0] = r0.L;
ssync;
p0.h = hi(UART_GCTL);
p0.l = lo(UART_GCTL);
r0 = 0x0(Z);
w[p0] = r0.L; /* To enable UART clock */
ssync;
這段代碼用于關閉串串口,但是這里有個問題,在設置 UART_DLL 和 UART_DLH 時必須將 UART_LCR 的最高位設置為 1 ,但是原始代碼中卻未設置,這樣就造成了設置 UART_DLL 和 UART_DLH 必然失敗。所以
r0 = 0x0(Z);
應該改為
r0 = 0x80(Z);
下面的說明來自于 vdsp 文檔:
The UART _ DLL register is mapped to the same address as the UART_THR and UART_RBR registers. The UART_DLH register is mapped to the same address as the Interrupt Enable register ( UART_IER ). The DLAB bit in UART_LCR must be set before the UART Divisor Latch registers can be accessed.
在將 UART_DLH 和 UART_DLL 置 0 后,它的 Divisor 將變成 65536 。
這一句
w[p0] = r0.L; /* To enable UART clock */
也相當奇怪,如果按照注釋的說法是要啟用 UART clock ,但是將 UART_GCTL 的值設置為 0 卻明顯是關閉 clock 。
1 參考資料
head.s 分析 (1) :保存 u-boot 傳遞過來的指針 (2009-1-19)
head.s 分析 (2) : SYSCFG 配置 (2009-1-19)
head.s 分析 (3) :數據及指針寄存器清 0 (2009-1-19)
head.s 分析 (4) :關閉 CACHE (2009-01-19)
更多文章、技術交流、商務合作、聯系博主
微信掃碼或搜索:z360901061

微信掃一掃加我為好友
QQ號聯系: 360901061
您的支持是博主寫作最大的動力,如果您喜歡我的文章,感覺我的文章對您有幫助,請用微信掃描下面二維碼支持博主2元、5元、10元、20元等您想捐的金額吧,狠狠點擊下面給點支持吧,站長非常感激您!手機微信長按不能支付解決辦法:請將微信支付二維碼保存到相冊,切換到微信,然后點擊微信右上角掃一掃功能,選擇支付二維碼完成支付。
【本文對您有幫助就好】元
